프로그램 가능한 IC 칩 XC3S1200E-5FGG320C Spartan-3E FPGA 가족

빠른 세부 사항 :
Spartan-3E FPGA 가족
기술 :
FPGA (FPGAs)의 Spartan®-3E 가족은 특히 많은 양, 비용에 민감한 가전제품 응용의 필요를 충족시켜 주도록 설계됩니다. 5명 가족은 테이블 1에 나타난 바와 같이, 100,000에서 160만 제도 게이츠까지 이르는 비중을 제공합니다.
의미 심장하게 논리 셀마다 비용을 줄이면서, Spartan-3E 가정은 입출력마다 논리의 액수를 증가시킴으로써 더 이른 Spartan-3 가정의 성공에 대해 구축됩니다. 신기능은 시스템 성능을 개선하고, 구성의 비용을 줄입니다. 프로그래머블 로직 산업에서 새로운 기준을 수립하면서, 진보적 90 nm 프로세스 기술에 결합된 이러한 Spartan-3E FPGA 강화는 이전에 가능한 것보다 달러마다 더 기능성과 대역폭을 제공합니다.
그들의 예외적으로 저비용 때문에, 광대역 접속, 홈 네트워킹, 디스플레이 / 계획안과 디지털 TV 장비를 포함하여 Spartan-3E FPGA는 이상적으로 다양한 소비자 전자 제품 응용에 적합합니다.
Spartan-3E 가족은 프로그램을 짠 마스크에 대한 상위 대안입니다 . FPGA는 높은 초기비용과 긴 개발 주기와 전통적이 타고난 불요성을 회피합니다 . 또한, FPGA 프로그램 가능성은 어떤 하드웨어 교체 없이 분야에서 디자인 업그레이드를 허용합니다 필요한, 불가능과 함께 .
애플리케이션 :
하이-볼륨, 고객 지향적 애플리케이션을 위한 오우 매우 저렴하, 고성능 논리 해결책
증명된 오우는 90 나노미터 프로세스 기술을 진보시켰습니다
오우 다단 전압, 다수 표준 셀렉티오트텀 접속핀
오우 최고 376까지 I/O 핀 또는 156 차분 신호쌍
오우 LVCMOS, LVTTL, HSTL과 SSTL 싱글 엔드 신호 표준
오우 3.3V, 2.5V, 1.8V, 1.5V, 및 1.2V 신호화
입출력 당 오우 622+ Mb / Ｓ 데이터 전송 속도
오우 진실 LVDS, 반사 성교감 신경성 디스트로피 증후군, 미니-LVDS, 차별적 HSTL / SSTL 차별적 입출력
오우 강화한 더블 데이터 레이트 (DDR) 지지
오우 DDR SDRAM 지원 최고 333까지 Mb / Ｓ
오우 풍부한, 탄력적 논리 리소스
선택적 전환 레지스터 또는 분포된 RAM 지원을 포함하여, 33,192개의 논리 셀에 달하는 오우 비중
오우 효율적 넓은 멀티플렉서, 넓은 논리
오우는 선행 자리 올림 논리를 금식시킵니다
오우는 선택적 파이프라인으로 18 Ｘ 18 곱셈 장치를 개선했습니다
오우 IEEE 1149.1/1532 JTAG 프로그래밍 / 디버그포트
오우 계층적 셀렉트럼티엠 기억 장치 구조
빠른 블럭 램의 오우 최고 648까지 kbit
효율적 분포된 RAM의 오우 최고 231까지 kbit
오우 최고 8까지 디지털 시계 운영자 (DCMs)
오우 클럭 스큐 제거는 (잠긴 루프를 연기합니다)
오우 주파수 합성, 증가, 분할
오우 고해상도 위상 쉬프팅
오우 넓은 주파수 범위 (300 이상 마하즈에 대한 5 마하즈)
오우 여덟 글로벌클럭은 풍부한 저스큐 라우팅 외에, 장치의 각각 절반 당 여덟개의 추가적 시계를 더합니다
산업표준 PROM과의 오우 구성 인터페이스
오우 저비용, 공간 절약형 SPI 일련의 플래시 PROM
오우 x8 또는 x8/x16 평행한 NOR 플래시 PROM
JTAG와 오우 저비용 Xilinx® 플랫폼 플래시
오우 완료 자일링스 ISE®와 웹팩티엠 소프트웨어
오우 마이크로블레이즈티엠과 피코블레이즈는 프로세서 코어를 끼워 넣었습니다
오우 완전히 순응하는 32-/64 비트 33 마하즈 PCI 지원 (약간의 장치에서 66 마하즈)
오우 저비용 QFP와 BGA가 선택을 패키징합니다
오우 공통 발자국은 쉬운 비중 이동을 지원합니다
선택을 패키징하는 오우 Pb-프리
이용 가능한 오우 XA 자동차 버전
상술 :