새롭고 원래인 프로그램 가능한 IC 칩 XC4VLX80-10FFG1148I Virtex-4 가족

빠른 세부 사항 :

Virtex-4 가족

기술 :

모듈인 결합하는 진보적 실리콘은 폭 넓게 다양한 가요성 특징으로 (ASMBLTM) 건축을 차단합니다, 매우 ASIC 기술에 대한 강력한 대안로 만들면서, 자일링스로부터의 Virtex®-4 가족이 프로그래머블 로직 설계 능력을 강화합니다. Virtex-4 FPGA는 세 플랫폼 패밀리-LX와 FX와 모든 복잡한 응용 프로그램을 다루기 위한 SX-제공 다중 기능 선택과 조합을 포함합니다. Virtex-4 FPGA 하드-IP 핵심 블록의 많은 무리는 PowerPC® 프로세서 (새로운 아푸 인터페이스로)과 삼중 모드 이더넷맥, 6.5 Gb / Ｓ 일련의 송수신기에 대한 622 Mb / Ｓ, 전용 디에스피 조각, 고속 클락 관리 회로와 소스 동기성 인터페이스 블록을 포함합니다. 기초적 Virtex-4 FPGA 구성 요소가 인기있는 버텍스, 비르텍스-E, 비르텍스-II, 비르텍스-II 서베이와 비르텍스-II 서베이 Ｘ 제품군들에서 발견된 그것들의 향상이어서 이전 세대 디자인은 상항 호환입니다. Virtex-4 장치는 300 밀리미터 (12 인치) 웨이퍼 기술을 사용하여 최신 기술 90 nm 구리 프로세스에 생산됩니다.

애플리케이션 :

오우 세 가족들 - LX / SX / FX

- Virtex-4 LX : 고성능 논리 애플리케이션 솔루션

- Virtex-4 SX : 디지털 신호 처리 (DSP) 애플리케이션을 위한 고성능 해결첵

- Virtex-4 FX : 내장된 플랫폼 적용을 위한 고성능, 모두 갖춰진 솔루션

오우 크세스슘티엠 시계 기술

- 디지털 시계 운영자 (DCM) 블록

- 추가적 위상 대칭된 클럭 분주부 (PMCD)

- 차별적 글로벌클럭

오우 엑스트레메드스피티엠 조각

- 18 Ｘ 18, 2보수는 곱셈 장치에 서명했습니다

- 선택적 파이프 라인 단

- 짜맞춘 축적자 (48개 비트)과 계산기 / 감산기

오우 현명한 RAM 기억장치 계층

- 분배한 RAM

- 듀얼-포트 18-kbit 램형 블럭

· 선택적 파이프 라인 단

· 선택적 프로그램 가능한 FIFO 논리 자동적으로 FIFO 신호로서의 재배치 램 신호

- 고속 기억 장치 인터페이스 지지 DDR와 DDR-2 SDRAM과 QDR-II와 RLDRAM-II.

오우 셀렉티오트텀 기술

- 1.5V 내지 3.3V 입출력 조작

- 내장식 칩싱크티엠 소스 동기성 기술

- 디지털로 제어된 임피던스 (DCI) 능동종단

- 결이 곱 입출력 금융 (한 은행에서 구성)

오우 탄력적 논리 리소스

오우는 칩 AES 비트스트림 암호화를 확보합니다

오우 90 nm 구리 CMOS 공정

오우 1.2V 중심부 전압

Pb-프리 패키지 선택을 포함하는 오우 플립 칩 실장

6.5 Gb / Ｓ 수 기가비트 송수신기 (MGT) [단지 FX]에 대한 오우 로켓이오텀 622 Mb / Ｓ

오우 IBM 파워PC 리스크 프로세서 코어 [단지 FX]

- 파워PC 405 (PPC405) 핵심

- 보조 처리기 장치 인터페이스 (사용자 보조처리기)

오우 다수 삼중 모드 이더넷맥 [단지 FX]

상술 :