플래쉬 메모리 IC 칩 X5043PZ - 인터실 코포레이션 - 4K SPI EEPROM과 CPU 감독장치
빠른 세부 사항 :
4K SPI EEPROM과 CPU 감독장치
기술 :
이러한 장치는 네가지 인기있는 기능을 결합시킵니다, 전원 연결 재설정 제어, 감시 타이머, 공급 전압 관리와 블럭 봉쇄가 원 패키지에서 일련 EEPROM 메모리를 보호합니다. 이 조합은 시스템 비용을 낮추고, 보드 공간 요구를 감소시키고, 신뢰성을 증가시킵니다.
장치에 대한 전력 적용은 시간 주기에 활성인 리셋 / 리셋을 잡는 파워-온리셋 회로를 활성화합니다. 프로세서가 코드를 실행하기 전에 이것은 전원 공급기와 진동자가 안정될 수 있게 허락합니다.
감시 타이머는 마이크로컨트롤러를 위한 독립적 보호 기구를 제공합니다. 마이크로컨트롤러가 선택 가능한 타임 아웃 간격 이내에 타이머를 재개하는데 실패할 때, 장치는 리셋 / 재설정 신호를 활성화합니다. 사용자는 차를 3 사전 설정값에서 선택합니다. 선택되면, 후에도 전원을 순환시키면서, 차는 변하지 않습니다.
VCC가 최소 VCC 이동점 아래로 떨어질 때 시스템을 다시 맞추면서, 장치의 낮은 VCC 검출 회로소자는 저전압 조건에게서 사용자의 시스템을 보호합니다.
VCC가 적절한 작동 레벨로 돌아가고, 안정될 때까지 리셋 / 리셋은 주장됩니다. 네 산업 기준 프트립스레스홀드스가 이용 가능하지만, 그러나, 인터실의 고유 회로는 한계가 더 높은 정확성을 요구하는 응용을 위해 사용자 요구 사항을 충족시키고 한계를 미세 조정하기 위해 재프로그램될 수 있게 허락합니다.
장치의 메모리부는 CMOS 일련입니다
인터실의 블럭 봉쇄 보호와 EEPROM 배열. 배열은 내부로 512 Ｘ 8으로 구성됩니다. 장치는 에스피아이 (SPI)와 단순한 사선용 버스 위의 소프트웨어 프로토콜 허락 작용을 특징으로 합니다.
100,000이지 사이클의 최소 내구성과 100년의 최소 데이터 유지를 제공하면서, 기기는 인터실의 독점적 직접적 라이트티엠 휴대폰을 이용합니다.
애플리케이션 :
오우 낮은 VCC 탐지와 리셋 주장
- 네 표준 리세트 임계 전압 4.63V, 4.38V, 2.93V, 2.63V
- 특별한 프로그래밍 시퀀스를 사용하여 낮은 VCC 리세트 임계 전압을 재프로그램화합니다.
- VCC = 1V에 유효한 재설정 신호
오우 선택 가능한 중단 감시 타이머
저 전력 소모와 오우 긴 배터리 사용 시간
- <50>
- <10>
EEPROM-1M 기입 사이클 내구성의 오우 4Kbits
블록 록티엠 메모리와 오우 저장 중대한 데이터
- EEPROM 배열의 부분적 성약 불가인 프로텍트 1/4, 1/2
오우 짜맞춘 부주의한 기록 보호
- 기록 허용 래치
- 핀 기록 방지
오우 SPI 인터페이스 - 3.3MHz 클락 레이트
오우는 프로그래밍 시간을 최소화합니다
- 16 바이트 페이지 라이트 모드
- (전형적인) 5가지 부인 쓰기 주기 시간
오우 이용 가능한 패키지
- 8 Ld MSOP, 8 Ld SOIC, 8 Ld PDIP
- 14 Ld TSSOP
오우 Pb-프리 플러스 가열냉각 이용 가능한 (로에스 순응합니다)
상술 :
| 데이터 시트 | X5043, X5045 |
| 제품 사진 | 8-하락 |
| 표준 패키지 | 50 |
| 범주 | 집적 회로 (ICs) |
| 가족 | PMIC - 관리자 |
| 시리즈 | - |
| 패키징 | 튜브 |
| 타입 | 단순한 리셋 / 파워온 리세트 |
| 전압의 수는 모니터링했습니다 | 1 |
| 출력 | 오픈 드레인 또는 개방 컬렉터 |
| 리셋 | 부 논리 |
| 리셋 타임아웃 | 100 부인 최저치 |
| 전압 - 한계 | 4.38V |
| 작동 온도 | 0' Ｃ ~ 70' Ｃ |
| 증가하는 타입 | 관통 홀 |
| 패키지 / 건 | 8번 하락 (0.300 ", 7.62 밀리미터) |
| 공급자 소자 패키지 | 8-PDIP |
